14 Exercices

Série 1

Question

Effectuez la conversion des nombres suivants dans la base demandée:

  1. (F8,A7)_{16} = ( )_{2}
  2. (65)_{8} = ( )_{16}
  3. (240,51)_{8} = ( )_{10}
  4. (25)_{10} = ( )_{8}
  5. (100101011)_{2} = ( )_{10}
  6. (28)_{10} = ( )_{2}
  7. (11001011101)_{2} = ( )_{16}
  8. (106)_{8} = ( )_{16}
  9. (27,625)_{10} = ( )_{2}
  10. (4F,3D9)_{16} = ( )_{2}
  11. (73,313)_{8} = ( )_{16}
  12. (364,3)_{8} = ( )_{10}
  13. (111101011)_{2} = ( )_{10}
  14. 15,3125)_{10} = ( )_{2}
  15. (36)_{8} = ( )_{10}
  16. (101101111)_{2} = ( )_{10}

Réponse

  1. (F8,A7)_{16} = (11111000,10100111)_{2}
  2. (65)_{8} = (35)_{16}
  3. (240,51)_{8} = (160,640625)_{10}
  4. (25)_{10} = (31)_{8}
  5. (100101011)_{2} = (453)_{10}
  6. (28)_{10} = (11100)_{2}
  7. (11001011101)_{2} = (65D)_{16}
  8. (106)_{8} = (46)_{16}
  9. (27,625)_{10} = (11011,101)_{2}
  10. (4F,3D9)_{16} = (1001111,001111011001)_{2}
  11. (73,313)_{8} = (3B,658)_{16}
  12. (364,3)_{8} = (244,375)_{10}
  13. (111101011)_{2} = (491)_{10}
  14. (15,3125)_{10} = (1111,0101)_{2}
  15. (36)_{8} = (30)_{10}
  16. (101101111)_{2} = (367)_{10}

Question

Donnez le nombre minimum de bits nécessaires pour définir un code pour
représenter:

  1. les chiffres de 0 à 9
  2. les nombres de -17 à 17
  3. les lettres A … Z et les chiffres 0 … 9
  4. alphanumérique pour les lettres A … Z, a … z et les
    chiffres 0 … 9

Réponse

  1. 4 bits.
  2. 6 bits.
  3. 6 bits.
  4. 6 bits.

Question

Calculez les compléments suivants (pour un nombre de bits n):

  1. complément à deux de (00110101)_2 en supposant n=8
  2. complément à un de (00101101)_2 en supposant n=8
  3. complément à cinq de (0032402)_5 en supposant n=7
  4. complément à 2 de (1101001111)_2 en supposant n=10
  5. complément à 2 de (00000001101)_2 en supposant n=11

Réponse

  1. (11001011)_2
  2. (11010010)_2
  3. (5523153)_{5}
  4. (0010110001)_2
  5. (11111110011)_2

Question

Effectuez les calculs suivants selon la méthode indiquée:

  1. (2CF3)_{16} + (2B)_{16}, (add. directe base 16). Réponse: ( )_{16}
  2. (704)_{8} + (230)_{8}, add. directe base 8, conversion). Réponse: ( )_{8} = ( )_{10}
  3. (34)_{8} - (42)_{8}, complément à 2, conversion. Réponse: ( )_{2} = ( )_{16}
  4. (11011101)_{2} - (55)_{10}, complément à 2. Réponse: ( )_{2}
  5. (AC)_{16} + (4)_{16} par addition directe en base 16. Réponse: ( )_{16}
  6. (E1)_{16} - (1B)_{16} en utilisant le complément à 1 en base 2. Réponse: ( )_{16}
  7. (46)_{8} - (73)_{8} en utilisant le complément à 2 en base 2. Réponse: ( )_{16}
  8. (BE)_{16} + (22)_{16}, (add. directe base 16). Réponse: ( )_{16}
  9. (73)_{8} + (103)_{8}, add. directe base 8, conversion). Réponse: ( )_{8} = ( )_{10}
  10. (22)_{8} - (26)_{8}, compl. à 2. Réponse: ()_2
  11. (AE)_{16} + (12)_{16}, (add. directe base 16). Réponse: ( )_{16}
  12. (63)_{8} + (135)_{8}, add. directe base 8, conversion). Réponse: ( )_{8} = ( )_{10}

Réponse

  1. (2D1E)_{16}
  2. (1134)_8 = (604)_{10}
  3. (1111 1010)_2 = (FA)_{16}
  4. (1010 0110)_{2}
  5. (B0)_{16}
  6. (C6)_{16}
  7. -(15)_{16}
  8. (E0)_{16}
  9. (176)_{8} = (126)_{10}
  10. (1111 1100)_{2}
  11. (C0)_{16}
  12. (220)_{8} = (144)_{10}

Question

Vous disposez de blocs permettant de calculer les fonctions suivantes:

C4
complément à un d’un nombre de 4 bits
ADD4
addition de deux nombres de 4 bits, avec entrée pour
retenue et retenue de sortie.

Indiquez par un schéma-bloc comment on peut relier ces blocs pour
calculer:

  1. le complément à deux d’un nombre de 4 bits
  2. le complément à deux d’un nombre de 8 bits
  3. la somme de deux nombres de 8 bits
  4. la soustraction de nombres de 4 bits

Réponse

Question

Un réseau informatique comporte 60 ordinateurs. On doit assigner à
chacun de ces ordinateurs un mot de code binaire unique.

  1. Combien de bits par mot sont nécessaire pour la codification?
  2. Combien de mots de code ne seront pas utilisés?

Réponse

  1. 6 bits
  2. 4 mots

Question

Donnez le nombre minimum de bits nécessaires pour définir un code pour représenter

  1. les jours de la semaine
  2. les jours du mois
  3. les jours dans l’année (nombre entre 1 et 365)
  4. les jours de l’année (mois et date)
  5. une date de naissance (jour, mois, année)

Réponse

  1. 3 bits
  2. 5 bits
  3. 10 bits
  4. 4 bits pour le mois et 5 bits pour la date, alors 9 bits au total.
  5. En supposant une année comprise entre 0 et 2048: 12 bits pour
    l’année et 9 pour jour/mois, donc un total de 21 bits.

Série 2

Question

La fonction logique à trois entrées S = F(A,B,C) donnée par son
tableau de vérité:

A B C S
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0

doit être implémentée par un circuit logique.

  1. Donnez l’expression de cette fonction:
    • Selon la première forme canonique ( \sum m_i )
    • Selon la deuxième forme canonique ( \prod M_i )
  2. Trouvez une expression simplifiée pour la fonction en utilisant les
    théorèmes de l’algèbre de Boole.
  3. Dessinez le circuit logique correspondant à l’expression simplifiée
    trouvée.

Réponse

    • Première forme canonique F(A,B,C) = \sum (0,1,3,6)

S = \sum m(0, 1, 3, 6)
S = {A}^{\prime}{B}^{\prime}{C}^{\prime} + {A}^{\prime}{B}^{\prime}C + {A}^{\prime}BC + ABC

  • Deuxième forme canonique F(A,B,C) = \prod (2,4,5,7)

S = M2 \cdot M4 \cdot M5 \cdot M7
S = \prod M(2, 4, 5, 7)

  1. F(A,B,C) = A^{\prime} B^{\prime} + B (A^{\prime} C + A C^{\prime})

Question

Trouvez le complément de la fonction logique donnée par l’expression
suivante, en utilisant trois méthodes différentes.

    \[ s = b (a^{\prime} c^{\prime} + a d + a c) + (b + c^{\prime}+ d)^{\prime} + a^{\prime} b c^{\prime} d + a b c d \]

Réponse

a b c d b (a^{\prime} c^{\prime} + a d + a c) (b + c^{\prime}+d)^{\prime} a^{\prime} b c^{\prime} d a b c d s s^{\prime}
0 0 0 0 0 0 0 0 0 1
0 0 0 1 0 0 0 0 0 1
0 0 1 0 0 1 0 0 1 0
0 0 1 1 0 0 0 0 0 1
0 1 0 0 1 0 0 0 1 0
0 1 0 1 1 0 1 0 1 0
0 1 1 0 0 0 0 0 0 1
0 1 1 1 0 0 0 0 0 1
1 0 0 0 0 0 0 0 0 1
1 0 0 1 0 0 0 0 0 1
1 0 1 0 0 1 0 0 1 0
1 0 1 1 0 0 0 0 0 1
1 1 0 0 0 0 0 0 0 1
1 1 0 1 0 0 0 0 0 1
1 1 1 0 1 0 0 0 1 0
1 1 1 1 1 0 0 1 1 0

    \[ s = m2 + m4 + m5 + m10 + mE + mF \]

    \[ s^{\prime} = m0 + m1 + m3 + m6 + m7 + m8 + m9 + m11 + m12 + m13 \]

Question

Considérez la fonction logique définie par l’expression F = [ (C + B) A^{\prime} + (A+B)^{\prime} ] B^{\prime}.

  1. Dessinez le circuit logique correspondant.
  2. Dessinez un circuit équivalent qui n’utilise que des portes NAND.
  3. Dessinez un circuit équivalent qui n’utilise que des portes NOR.

Réponse

Question

On doit concevoir un circuit logique qui détermine le complément à deux
d’une entrée a binaire (signée) de 4 bits notés
a_3, a_2, a_1, a_0. Il y aura donc 4 bits de sortie, s_3, s_2, s_1, s_0. En considérant chacun des bits de sortie comme une
fonction des quatre bits d’entrée, par ex. s_3 = f(a_3, a_2, a_1, a_0),
donnez les tableaux de vérité pour s_3, s_2, s_1, et s_0.

Réponse

a_3 a_2 a_1 a_0 s_3 s_2 s_1 s_0
0 0 0 0 0 0 0 0
0 0 0 1 1 1 1 1
0 0 1 0 1 1 1 0
0 0 1 1 1 1 0 1
0 1 0 0 1 1 0 0
0 1 0 1 1 0 1 1
0 1 1 0 1 0 1 0
0 1 1 1 1 0 0 1
1 0 0 0 1 0 0 0
1 0 0 1 0 1 1 1
1 0 1 0 0 1 1 0
1 0 1 1 0 1 0 1
1 1 0 0 0 1 0 0
1 1 0 1 0 0 1 1
1 1 1 0 0 0 1 0
1 1 1 1 0 0 0 1

Question

Complétez la figure ci-dessous (en ajoutant des connexions) afin de
réaliser la fonction

    \[ S= a^{\prime} + b^{\prime} + c d \]

 

Réponse

Question

Complétez la figure ci-dessous (en ajoutant des connexions) afin de
réaliser une fonction dont la sortie est

  • S=1 lorsque l’entrée est \leq 3 ou impaire
  • S=0 dans les autres cas.

L’entrée (a_3,a_2,a_1, a_0) représente un nombre entier décimal
codé en BCD. Les entrées \geq 9 peuvent donner n’importe quelle
sortie.

Réponse

 

Question

Dessinez le circuit logique de la fonction S = a b + c^{\prime} + d^{\prime} en utilisant au plus quatre portes NAND.

Réponse

Question

Simplifiez la fonction logique donnée par l’expression suivante:

    \[ s = b (a^{\prime} c^{\prime} + a d + a c) + (b + c^{\prime}+ d)^{\prime} + a^{\prime} b c^{\prime} d + a b c d \]

au moyen d’un diagramme de Karnaugh. Identifiez sur le diagramme les
regroupements essentiels, les regroupements absolument inutiles et
les regroupements pour lesquels on a le choix. Donnez deux solutions
aussi simplifiées.

Réponse

    \[ s = a^{\prime} b c^{\prime} + bc^{\prime}d + abc + b^{\prime}cd^{\prime} \]

    \[ s= a^{\prime}bc^{\prime} + abd + acd^{\prime} + b^{\prime}cd^{\prime} \]

Question

Considérez la fonction logique définie par l’expression
F = [ (A + B) C^{\prime} + (A+B)^{\prime} ] B^{\prime}

  1. Dessinez le circuit logique correspondant.
  2. Dessinez un circuit équivalent qui n’utilise que des portes
    NAND.
  3. Dessinez un circuit équivalent qui n’utilise que des portes
    NOR.
  4. Dessinez un circuit équivalent qui ne comporte que trois niveaux de
    portes (incluant les inversions).

Réponse

Question

Simplifiez la fonction logique donnée par l’expression suivante:

    \[ s = a b ( c^{\prime} d^{\prime} + c d) + c^{\prime}(a^{\prime} b^{\prime} + a^{\prime} b) \]

au moyen d’un diagramme de Karnaugh. Donnez deux solutions aussi simplifiées.

Réponse

    \[ s = c^{\prime}(a^{\prime}+bd^{\prime}) + abcd \]

    \[ s = b ( acd + c^{\prime}d^{\prime}) + a^{\prime} c^{\prime} \]

Question

Considérez la fonction logique définie par l’expression F = (AB + C) A^{\prime} + C + A^{\prime}.

  1. Dessinez le circuit logique correspondant.
  2. Dessinez un circuit équivalent qui n’utilise que des portes
    NAND.
  3. Dessinez un circuit équivalent qui n’utilise que des portes
    NOR.
  4. Dessinez un circuit équivalent qui ne comporte que deux niveaux de
    portes (excluant les inversions).

Réponse

Question

Donnez le tableau de vérité des deux fonctions qui, à partir d’une
entrée binaire non-signée sur trois bits, donnent en sortie la
représentation binaire non-signée sur deux bits du plus grand diviseur
< 3 de l’entrée, s’il y a lieu. Simplifiez les deux fonctions en
tenant compte des cas facultatifs.

Réponse

a_2 a_1 a_0 s_1 s_0
0 0 0 x x
0 0 1 0 1
0 1 0 1 0
0 1 1 1 1
1 0 0 1 0
1 0 1 0 1
1 1 0 1 1
1 1 1 0 1

Question

Complétez la figure ci-dessous (en ajoutant des connexions) afin de
réaliser une fonction NAND à trois entrées S = (a b c)^{\prime}.

Réponse

Question

Dans une application numérique, on doit concevoir un circuit logique
qui permet de détecter les nombre composés, qui peuvent être
décomposés en facteurs (nombres qui ne sont pas premiers. Le circuit
doit donner une sortie 1 quand un nombre composé est présenté à
l’entrée; par exemple, le circuit doit donner 1 pour une entrée 4
(0100) et 0 pour une entrée 3 (0011). Les nombres 0 et 1 seront
considérés comme des cas facultatifs.

  1. Donnez le tableau de vérité pour réaliser cette application pour un
    mot d’entrée (non-signé) de quatre bits, a, b, c et d.
  2. Au moyen d’un diagramme de Karnaugh, trouvez une expression logique
    simplifiée pour cette fonction logique et ne représentez que les
    impliquants premiers retenus pour la solution.
  3. Donnez le schéma du circuit logique qui implémente cette fonction
    en somme de produit à l’aide de portes NON-ET (pas de restrictions
    sur le nombre d’entrées).

Réponse

  1. Tableau de vérité
a_3 a_2 a_1 a_0 s
0 0 0 0 x
0 0 0 1 x
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 1
1 1 1 1 1
  1. Diagramme de Karnaugh

  1. Schéma du circuit

Série 3

Question

À l’aide d’un diagramme de Karnaugh, simplifiez

    \[ S = A B^{\prime} + B^{\prime} CD + A^{\prime} B + B^{\prime} D + A^{\prime} B^{\prime} D \]

en produit de sommes.

Réponse

    \[ S = (A^{\prime} +B^{\prime} )(A+B+D) \]

Question

À l’aide d’un diagramme de Karnaugh, simplifiez

    \[ S = ( A^{\prime} + B^{\prime} + C + D)(A+B^{\prime} +C^{\prime} +D)(A^{\prime} +B^{\prime} +C+D^{\prime} )(A+B^{\prime} +C^{\prime} +D^{\prime} )(A+C^{\prime} +D) \]

en tenant compte des cas facultatifs suivants: \sum(3,8,11,14).
Donnez une solution qui n’utilise pas l’entrée D.

Réponse

  1. Diagramme de Karnaugh

    \[ S = AB^{\prime}+AC+A^{\prime}C^{\prime} \]

Question

À l’aide de la méthode Quine-McCluskey, simplifiez l’expression
logique suivante:

    \[ F= A^{\prime} BCDEF^{\prime} + A^{\prime} BCDEF+ AB^{\prime} CDEF+ ABCDEF^{\prime} \]

Tenez compte des cas facultatifs suivants:

    \[ A^{\prime} BCD^{\prime} EF^{\prime} + ABCDE^{\prime} F^{\prime} + A^{\prime} BCDE^{\prime} F+ ABCDEF \]

Réponse

011110 011111 101111 111110 011010 011101 111100 111111
011-10 X X
0111-0 X X
1111-0 X X
-11111 X X
1-1111 X X
-1111- X X X X

i.p.e. = −1111−, 1−1111

i.p.i. = 011−10, 0111−0, 1111−0, −11111

Question

Complétez la figure ci-dessous pour obtenir un multiplicateur dont
la sortie (5 bits) est le produite de deux entrées (de 3 bits et 2
bits, respectivement). Comme on peut voir sur la figure, on dispose
de quatre additionneurs complets à 1 bit et de six portes ET. La
multiplication sera

    \[(P_4, P_3, P_2, P_1, P_0)_2 = (y_2, y_1, y_0)_2 \times (z_1, z_0)_2\]

Réponse

Question

Considérez la fonction logique F définie par le tableau de vérité suivant

A B C D F
0 0 0 0 0
0 0 0 1 1
0 1 0 0 0
0 1 0 1 0
0 0 1 0 1
0 0 1 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 1 0 0 0
1 1 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 1 0 0
1 1 1 1 1

Vous devez réaliser cette fonction au moyen d’un multiplexeur à huit
entrées sans utiliser la variable A dans les lignes de
sélection. Complétez le tableau de réalisation et la figure
ci-dessous.

E_0 E_1 E_2 E_3 E_4 E_5 E_6 E_7
0
A
A^{\prime}
1

Réponse

E_0 E_1 E_2 E_3 E_4 E_5 E_6 E_7
0 X X X X
A X
A^{\prime} X
1 X X

Question

Simplifiez la fonction logique à six entrées

    \[ S = F(A,B,C,D,E,F) \]

représentée par la liste de minterms suivants

010000, 101000, 110100, 110101, 110110, 111100

en tenant compte des cas facultatifs représentés par les minterms
suivants

000000, 001100, 000111, 101001, 110111

par la méthode de Quine-McCluskey. Vous devez donner le détail de
toutes les étapes, remplir les tableaux de couverture initial et
réduit, identifier les impliquants premiers essentiels (i.p.e.), les
impliquants premiers absolument inessentiels (i.p.a.i.) et les
impliquants premiers inessentiels tout court (i.p.i.). Donnez la
solution sous la forme d’une expression en A,B,C,D,E,F.

Réponse

010000 101000 110100 110101 111100 110110 000000 001100 000111 101001 110111
001100 X
000111 X
0−0000 X X
10100− X X
11−100 X X
1101−0 X X
1101−− X X X X

i.p.e. = 1101−−, 1101−0, 10100−, 0−0000

i.p.a.i. = 11−100, 000111, 001100

Question

Réalisez les fonctions logiques suivantes au moyen d’un multiplexeur
quatre-vers-un.

  1. f_1(a,b,c) = \sum m(2, 4, 5, 7)
  2. f_2(a,b,c) = \prod M(0, 6, 7)

Réponse

Question

Identifiez la fonction réalisée par le circuit ci-dessous, en donnant
la liste des minterms en fonction des entrées a, b, c et d.

exbloc3c.svg

Réponse

    \[ F (a, b, c, d)= \sum m(0, 5, 10, 15) \]

Question

Un circuit combinatoire est défini par les trois fonctions logiques
suivantes. Dessinez un circuit réalisant ces trois fonctions en
utilisant un décodeur constitué de portes NAND (vous devez dessiner
le schéma du décodeur), et des portes NAND et ET
externes.

    \[ F_1 = x y^{\prime} + x^{\prime}y z^{\prime} \]

    \[ F_2 = (x + y^{\prime})z \]

    \[ F_3 = (x^{\prime} y + x y^{\prime} z)^{\prime} \]

Réponse

Question

Simplifiez la fonction donnée par l’expression suivante

    \[ a^{\prime} b^{\prime} c d + a b c d + a b^{\prime} c^{\prime} d + a b c d^{\prime} \]

en considérant les cas facultatifs suivants

    \[ a b c^{\prime} + a^{\prime} b c^{\prime} d^{\prime} + a b^{\prime} c d^{\prime} \]

par la méthode de Quine-McCluskey. Vous devez
donner le détail de toutes les étapes, identifier à la fin les
impliquants premiers essentiels (i.p.e.), les impliquants premiers
absolument inessentiels (i.p.a.i.) et les impliquants premiers
inessentiels tout court (i.p.i.). et donner la solution finale avec
les variables.

Réponse

0011 1001 1110 1111 0100 1100 1010
0011 X
1001 X
1010 X
−100 X X
11−0 X X
111− X X

i.p.e. = 111−, 1001, 0011

i.p.a.i. = 11−0, −100, 11−0

Question

Concevez un circuit qui permet de comparer deux mots de 3 bits et qui
donne 1 lorsqu’ils sont égaux et 0 sinon. Vous devez utiliser des
portes XOR et d’autres portes.

Réponse

Question

La fonction logique à quatre entrées S = F(A,B,C, D) donnée par
son tableau de vérité:

A B C D S
0 0 0 0 0
0 0 0 1 1
0 1 0 0 0
0 1 0 1 1
0 0 1 0 X
0 0 1 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 X
1 0 0 1 1
1 1 0 0 0
1 1 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 1 0 X
1 1 1 1 1

doit être implémentée par un circuit logique.

  1. Simplifiez la description de cette fonction en utilisant un diagramme de Karnaugh.
  2. Trouvez le tableau de couverture pour la fonction et réduisez-le en tableau réduit.
  3. Identifiez les impliquants premiers essentiels (i.p.e.), les
    impliquants premiers absolument inessentiels (i.p.a.i.) et les
    impliquants premiers inessentiels tout court (i.p.i.).
  4. Dessinez le circuit logique simplifié, réalisé en n’utilisant que des portes NAND.

Réponse

  1. Diagramme de KarnaughkmapSerie3ex3.svg

        \[ S = A^{\prime}C^{\prime}D + BCD + AB^{\prime}D \]

  2. Tableau de couverture:
0001 0101 0111 1001 1011 1111 0010 1000 1110
0010 X
0−01 X X
−001 X X
100− X X
01−1 X X
10−1 X X
−111 X X
1−11 X X
111− X X

Tableau de couverture réduit:

0001 0101 0111 1001 1011 1111 0010 1000 1110
0−01 X X
−001 X X
01−1 X X
10−1 X X
−111 X X
1−11 X X
  1. i.p.e. = 0-01, 10-1,-111    i.p.a.i. = 0010,100-,111-i.p.i. = 1-11, 01-1, -001

Question

Un circuit combinatoire est défini par les trois fonctions logiques
suivantes. Dessinez un circuit réalisant ces trois fonctions en
utilisant un décodeur et des portes externes.

    \[ F_1 = x^{\prime} y^{\prime} z^{\prime} + xz \]

    \[ F_2 = x y z^{\prime} + x^{\prime} y \]

    \[ F_3 = x^{\prime} y^{\prime} z + x y \]

Réponse

Question

Identifiez la fonction logique F(A,B,C,D) définie par le circuit
logique suivant:

exbloc3d.svg

  1. Donnez son tableau de vérité.
  2. Donnez la forme canonique somme de produits de cette fonction.

Réponse

  1. Tableau de vérité
    A B C D F
    0 0 0 0 1
    0 0 0 1 0
    0 0 1 0 1
    0 0 1 1 0
    0 1 0 0 0
    0 1 0 1 1
    0 1 1 0 0
    0 1 1 1 1
    1 0 0 0 1
    1 0 0 1 1
    1 0 1 0 0
    1 0 1 1 0
    1 1 0 0 0
    1 1 0 1 0
    1 1 1 0 1
    1 1 1 1 1
  2. Forme canonique

        \[ F (A, B, C, D) = \sum m(0, 2 , 5, 7, 8, 9, 14, 15) \]

Question

Trouvez l’expression minimale pour les deux fonctions suivantes,
sachant qu’elles doivent être implémentées dans un même
circuit. Utilisez la méthode Quine-McCluskey.

    \[ F_1(A, B, C, D) =\sum(2,5,6,7,10,11,14,15) \]

    \[ F_2 = A B C D + A^{\prime} B C D + A^{\prime} B^{\prime} C D + A B^{\prime} C + ABC \]

Réponse

    \[ F_1(A,B,C,D) = A C + A^{\prime} B D + C D^{\prime} \]

    \[ F_2(A,B,C,D) = A C + C D \]

Question

La fonction logique à trois entrées S = F(A,B,C) représentée par
le tableau de vérité:

A B C S
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1

doit être implémentée par un circuit logique.

  1. Donnez l’expression de cette fonction:
    • Selon la première forme canonique ( \sum m_i )
    • Selon la deuxième forme canonique ( \prod M_i )
  2. Trouvez une expression simplifié pour cette fonction en utilisant
    un diagramme de Karnaugh en format horizontal.
  3. Donnez l’expression du complément de cette fonction:
    • Selon la première forme canonique ( \sum m_i )
    • En complémentant votre expression simplifiée au moyen du
      théorême de DeMorgan.
  4. Dessinez le circuit logique à partir de l’expression simplifiée
    trouvée.

Réponse

  1.     \[ S (A, B, C) = \sum m(0, 1 , 3, 6, 7) = \prod M(2, 4, 5) \]

  2.     \[ S = A^{\prime} B^{\prime} + B(A + C) \]

  3.     \[ S^{\prime}(A,B,C) = \sum m(2,4,5) \]

Question

Simplifiez la fonction logique donnée par la forme canonique
suivante:

    \[ m_0 + m_2 + m_4 + m_5 + m_8 + m_A + m_B + m_E \]

au
moyen d’un diagramme de Karnaugh (la numérotation des termes est en
hexadécimal). Identifiez sur le diagramme les regroupements
essentiels, les regroupements absoluments inutiles et les
regroupements pour lesquels on a le choix. Donnez deux solutions
aussi simplifiées.

Réponse

Les regroupements essentiels: orange, mauve, bleu, vert.
Le regroupement jaune est absolument inutile.

    \[ S = B^{\prime} (D^{\prime}+ AC) + A^{\prime}BC^{\prime} + ACD^{\prime} \]

    \[ S = B^{\prime}D^{\prime} + A^{\prime}BC^{\prime} + AC(D^{\prime} + B^{\prime}) \]

Question

Considérez la fonction logique définie par l’expression

    \[ F = (A + B) A^{\prime} C + C^{\prime}(A+B^{\prime}) + A^{\prime}B C^{\prime} \]

  1. Dessinez le circuit logique correspondant.
  2. Dessinez un circuit équivalent qui n’utilise que des portes
    NAND.
  3. Dessinez un circuit équivalent qui n’utilise que des portes
    NOR.
  4. Dessinez un circuit équivalent qui ne comporte que 3 niveaux de
    portes (incluant les inversions).

Réponse

Question

Donnez le tableau de vérité pour les fonctions logiques correspondant
à:

  1. f(A, B) = A + B^{\prime}
  2. f(a, b, c) = a(b+c^{\prime})(b^{\prime}+c)

Réponse

A B f
0 0 1
0 1 0
1 0 1
1 1 1
a b c f
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

Question

Considérez la fonction logique donnée par l’expression suivante:

    \begin{multline*} F = A^{\prime} B^{\prime} C^{\prime} D^{\prime} E^{\prime} + {A} B^{\prime} C^{\prime} D^{\prime} E^{\prime} + A^{\prime} B^{\prime} {C} D^{\prime} E^{\prime} + A^{\prime} {B} {C} {D} E^{\prime} \\ + {A} {B} C^{\prime} D^{\prime} {E} + {A} B^{\prime} C^{\prime} D^{\prime} {E} + {A} B^{\prime} D^{\prime} E^{\prime} + {A} B^{\prime} {C} {D} {E} + {A} B^{\prime} {C} D^{\prime} {E} \end{multline*}

Les cas suivants sont facultatifs:

    \[ A^{\prime} B^{\prime} C^{\prime} D^{\prime} {E} + {A} {B} C^{\prime} {D} {E} + A^{\prime}B^{\prime} {C} D^{\prime} {E} + {A} {B} {C} D^{\prime} {E} \]

  1. Simplifiez cette expression logique par la méthode de
    Quine-McCluskey, en tenant compte des cas facultatifs. Identifiez
    clairement les implicants essentiels et non-essentiels.
  2. Dessinez un réseau logique qui réalise votre expression logique
    simplifiée en n’utilisant que des portes NAND.

Réponse

00000 10000 00100 10001 10100 01110 11001 10101 10111 00001 00101 11011 11101
−0−0− X X X X X X X X
01110 X
101−1 X X
110−1 X X
1−−01 X X X X

i.p.e. = -0-0-, 01110, 101-1, 1–01

i.p.a.i = 110-1

  1. Réseau logique

Question

Vous devez concevoir un circuit logique combinatoire qui calcule la
valeur absolue d’un nombre de 4 bits signé en complément à deux. Les
seules valeurs d’entrée possibles sont donc de -7 à 7 inclusivement,
les autres nombres seront considérées comme des cas facultatifs. Vous
disposez de composants programmables pour réaliser cette fonction.

  1. Réalisez votre circuit logique combinatoire en utilisant un PROM à
    quatre entrées et deux sorties tel qu’illustré. Vous devez mettre
    des croix aux endroits où vous voulez que les connections soient
    effectuées (dans la section programmable).

prom4.svg

  1. Réalisez votre circuit logique combinatoire en utilisant le PAL à
    quatre entrées et trois sorties tel qu’illustré. Vous devez mettre
    des croix aux endroits où vous voulez que les connections soient
    effectuées (dans la section programmable).

pal3.svg

Réponse

Question

Considérez le circuit logique ci-dessous. Le signal A passe de 0 à 1
l’instant 15 ns; le signal B passe de 1 à 0 à l’instant 15 ns; le
signal C passe de 1 à 0 à l’instant 60 ns.

exbloc3e.svg

  1. Complétez un chronogramme qui montre les traces pour chacun des
    signaux d’entrée A, B, C et de sortie T, U, V, X, Y, Z_1, Z_2, Z_3, F, en supposant un temps de propagation de 10 ns
    pour toutes les portes. Identifiez clairement sur le
    chronogramme les temps de propagation et les éventuels problèmes
    (glitchs) occasionnés par les délais.
  2. Identifiez la fonction logique réalisée par ce circuit logique.
  3. Déterminer le délai de propagation (des entrées à la sortie)
    maximal pour ce circuit, et précisez le chemin critique.
  4. Si ce circuit doit être utilisé à répétition, de façon périodique,
    quelle est la plus courte période qu’on puisse utiliser tout en
    étant sûr que le circuit fonctionne correctement.
  5. On désire remplacer ce circuit par un circuit à trois niveaux
    logiques. Donnez le schéma d’un circuit en forme somme de produit
    qui remplit la même fonction.
  6. Donnez le délai de propagation maximal pour le nouveau circuit
    somme de produit.

Réponse

  1. Chronogramme

  2. Fonction logique

        \[ F = A \oplus B \]

  3. Délai de longueur 4, en passant par T, Y et Z_1.
  4. On doit attendre le temps d’un délai de propagation pour être
    certain que le circuit fonctionne correctement.
  6. Délai de longueur 3.

Série 4

Question

Construisez un décodeur 5-vers-32 en utilisant quatre décodeurs
3-vers-8 avec entrée enable.

Réponse

Question

Vous devez concevoir un encodeur à priorité à quatre
entrées. L’entrée D_0 doit avoir la plus grande priorité et
l’entrée D_3 doit avoir la plus faible priorité, avec la
priorité des autres entrées qui suivent le même ordre. Les sorties
seront s_1, s_0 et v qui indique la validité des sorties:
v=0 si toutes les entrées sont à 0; v=1 si au moins une
entrée est 1.

Réponse

Question

Un circuit séquentiel à deux bascules D, A et B, comporte
deux entrées x et y et une sortie z. Les équations de
prochain état sont:

    \[A_{n+1} = x^{\prime} y + x A\]

    \[B_{n+1} = x^{\prime} B + x A\]

L’équation de sortie est

    \[z=B\]

  1. Dessinez le schéma logique du circuit
  2. Déterminez le tableau d’états
  3. Dessinez le diagramme d’état

Réponse

  1. Schéma logique

  2. Tableau d’états
État présent X Y État suivant Z
0 0 0 0 0
0 0 1 1 0
0 1 0 0 0
0 1 1 0 0
1 0 0 0 0
1 0 1 1 0
1 1 0 2 1
1 1 1 2 1
2 0 0 3 1
2 0 1 2 1
2 1 0 2 1
2 1 1 2 1
3 0 0 3 1
3 0 1 2 1
3 1 0 0 0
3 1 1 0 0
  1. Diagramme d’état

Question

Considérez le circuit logique suivant:

  1. Quelle est la fonction combinatoire réalisée par la section logique
    combinatoire, c’est-à-dire, quelle est la fonction S = f(A,B) ?
  2. Complétez le diagramme temporel de la figure, en supposant un temps
    de propagation maximum de 10 ns pour les portes NOR et OU, et de
    40 ns pour les bascules.
  3. Si les temps de maintien t_{h} et de mise en place t_{su} sont
    de 5 ns pour toutes les bascules, quelle est la fréquence maximale
    d’horloge utilisable pour que le circuit fonctionne convenablement?
    Utilisez un diagramme temporel pour évaluer la période minimum.

Réponse

  1. Fonction combinatoire

        \[ S = A \oplus B \]

  2. Diagramme temporel

  3. Analyse pour la période minimale


La période minimale de l’horloge est de 40ns + 3\times 10ns + 5ns = 75ns.

Question

Analysez le circuit logique suivant:

  1. Analysez le comportement du circuit, en supposant qu’au départ les
    entrées sont A=0 et B=0 et la sortie S=0. Vous devez supposer
    des changements des valeurs d’entrées et décrire les changements
    des sorties, en tenant compte de la mémoire du circuit.
  2. Identifiez la fonction des entrées A et B.
  3. Identifiez la fonction du circuit.

Réponse

  1. Fonction
A = 0 B = 0 S = 0
A = 1 B = 0 S = 0
A = 1 B = 1 S = 1
A = 1 B = 0 S = 1
A = 1 B = 1 S = 1
A = 0 B = 1 S = 0
A = 1 B = 1 S = 1
  1. A sert d’entrée de données, B sert d’entrée de contrôle.
  2. Le circuit se comporte comme un loquet D.

Question

Considérez circuit séquentiel décrit par le diagramme d’état suivant:

  1. En utilisant l’assignation d’états a = 00, b = 01, c = 10, d = 11, construisez le tableau d’état pour ce circuit séquentiel.
  2. Concevez le circuit en utilisant des portes standards et des
    bascules D.

Réponse

  1. Tableau d’état
    État présent X État suivant Z F
    00 0 00 0 0
    00 1 01 0 1
    01 0 10 0 0
    01 1 11 1 0
    10 0 00 0 0
    10 1 11 0 0
    11 0 11 1 1
    11 1 11 1 1
  2. Circuit

Question

Vous devez concevoir un circuit logique séquentiel à une entrée et une
sortie qui identifie les deux séquences d’entrée 0110 et 11111
appliquées immédiatement après une remise à zéro asynchrone du
circuit. Donnez le diagramme d’état simplifié pour ce circuit.

Réponse

Question

Vous devez concevoir un circuit logique séquentiel à une entrée et
une sortie qui identifie les deux séquences d’entrée 0110
et 11111. Les séquences d’entrée doivent être identifiées à
n’importe quel moment où elles apparaissent en entrée.

Réponse

Question

Déterminez le diagramme d’état pour un circuit séquentiel synchrone
avec une entrée x et une sortie z qui est utilisé pour
reconnaître la séquence d’entrée 101. La sortie doit donc être z=1
lorsque le dernier 1 de la séquence 101 est identifié. z est
ensuite remis à zéro au prochain coup d’horloge. Les chevauchements de
101 ne sont pas permis. Par exemple,

    \[ x = 010101101 \]

    \[ z = 000100001 \]

Réponse

Question

Concevez le circuit séquentiel synchrone décrit par le tableau d’état
ci-dessous. Vous devez considérer des bascules JK et D et choisir la
solution la plus simple. Présentez clairement toutes les étapes,
jusqu’au schéma du circuit correspondant.

État courant Entrée Prochain Sortie
00 0 01 0
00 1 11 0
01 0 10 0
01 1 00 1
11 0 00 1
11 1 10 0
10 0 10 1
10 1 01 1

Réponse

Question

Les deux bascules du circuit suivant sont activées par les
transitions montantes du signal présent à leur entrée
d’horloge.

Tracez le chronogramme pour X, X^{\prime}, Y, S

Réponse

Question

Vous devez analyser le circuit séquentiel suivant:

  1. Donnez les équations pour le décodeur de prochain état.
  2. Donnez le tableau d’activation avec état présent, entrée, entrées
    des bascules, prochain état, sortie.
  3. Donnez le diagramme d’état correspondant.
  4. Tracez le chronogramme de fonctionnement, en faisant abstraction
    des délais de propagation.
  5. En sachant que la bascule a les caractéristiques suivantes:
    • temps de pré-positionnement minimum: 11 ns
    • temps de maintien minimum: 9 ns
    • temps de propagation maximum: de Horloge à Q ou
      Q^{\prime}: t_{pLH} = 15 ns, t_{pHL} = 13 ns.

    et en supposant un délai de propagation de 15 ns pour la porte
    XOR, déterminez la période minimale et la fréquence
    maximale qu’on puisse utiliser tout en étant assuré que le circuit
    fonctionne correctement. Donnez les détails de votre raisonnement.

Réponse

  1. S^{n+1} = (A(S^n)^{\prime}) + (B^{\prime} S^n)
  2. Tableau d’activation
    B A S^n S^{n+1} S
    0 0 0 0 0
    0 0 1 1 1
    0 1 0 1 0
    0 1 1 1 1
    1 0 0 0 0
    1 0 1 0 1
    1 1 0 1 0
    1 1 1 0 1
  3. Diagramme d’état

  4. Chronogramme

  5. Analyse temporelle

    La période minimale est de 15 ns+15 ns+11 ns = 41 ns.

Question

Vous devez concevoir un circuit logique utilisé dans un système
permettant de trier des données. Le circuit reçoit deux nombres
non-signés de 4 bits, multiplexés en série sur une même entrée. Par
exemple, si les entrées sont 1010 et 1110, le circuit recevra 11011100.
Le circuit doit acheminer le plus grand des deux nombres à
une sortie (parallèle) appelée PG et le plus petit à une sortie
(parallèle) appelée PP. Vous devez réaliser votre circuit en utilisant
les éléments suivants:

  • démultiplexeur un-vers-deux
  • multiplexeur 4 bits deux-vers-un (il s’agit de quatre
    multiplexeurs deux-vers-un à un bit avec le même signal de
    commande, et qui traitent ainsi en parallèle des mots de quatre bits)
  • registre à décalage entrée série/sortie parallèle
  • comparateur de magnitude: deux entrées parallèles de 4 bits: A et
    B, trois sorties: A\geq B, A=B, A \leq B
  • registre entrée parallèle/sortie parallèle

Donnez un schéma-bloc de votre circuit en indiquant seulement les
blocs qui traitent les données (pas les blocs qui serviront à
contrôler le circuit).

Réponse

Question

On doit concevoir un système séquentiel avec une entrée E et une
sortie, et qui génère les séquences de sortie suivantes:

  • si E=0, séquence de sortie = 1100, périodique
  • si E=1, séquence de sortie = 1011, périodique

On envisage deux versions du système:

version 1
si E change, la séquence de sortie suit le
changement au vol.
version 2
si E change, la séquence de sortie recommence à
partir du début.

Par exemple,

Entrée 1 1 1 1 0 0 0 0 0 1 1 1 0 0
Sortie version 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1
Sortie version 2 1 0 1 1 1 1 0 0 1 1 0 1 1 1

Donnez un diagramme d’état pour chacune des deux versions.

Réponse

  1. Diagramme d’état, version 1

  2. Diagramme d’état, version 2

Question

Considérez le tableau d’état suivant:

État présent Entrée A État suivant Sortie S
a 0 c 1
a 1 a 1
b 0 e 0
b 1 f 1
c 0 b 1
c 1 d 0
d 0 a 0
d 1 b 1
e 0 e 0
e 1 f 1
f 0 c 1
f 1 f 1

correspondant à un circuit séquentiel synchrone.

  1. Simplifiez ce tableau d’état en identifiant les états
    équivalents, en utilisant la méthode du tableau d’implication.
  2. Donnez le diagramme d’état simplifié correspondant au tableau
    d’état simplifié. Nommez les états simplifiés qui restent a,
    b, c, …
  3. Assignez des codes aux états, en commençant avec la
    représentation binaire de 0 pour a, de 1 pour b, etc.
  4. Donnez les diagrammes de Karnaugh pour le décodeur de prochain
    état en supposant des bascules JK, et les fonctions simplifiées
    correspondantes.
  5. Donnez le diagramme de Karnaugh pour le décodeur de sortie.
  6. Dessinez le schéma du circuit séquentiel obtenu.

Réponse

  1. Tableau d’implication
b X — — — —
c X X — — —
d X XX X — —
e X OUI X XX —
f OUI X X X X
a b c d e
  1. Tableau d’état, assignation d’états et diagramme d’état
État présent Entrée A État suivant Sortie S
a 0 c 1
a 1 a 1
b 0 b 0
b 1 a 1
c 0 b 1
c 1 d 0
d 0 a 0
d 1 b 1
État Code
a 00
b 01
c 10
d 11

  1. Diagrammes de Karnaugh, décodeur de prochain
    état

 

  1. Diagrammes de Karnaugh, décodeur de sortie

  1. Schéma du circuit

Question

Considérez le circuit séquentiel synchrone ci-dessous.

Déterminez la vitesse d’horloge maximale en considérant les
caractéristiques suivantes:

  • Portes: temps de propagation maximum: 10 ns.
  • Bascules: temps de mise en place minimum: 12 ns.
  • Bascules: temps de maintien minimum: 15 ns.
  • Bascules: temps de propagation maximum: de H à Q ou
    Q^{\prime}: t_{pLH} = 25 ns, t_{pHL} = 20 ns.

Réponse

La période minimale de l’horloge est de 25ns + 2\times 10ns + 12ns = 57ns.

Série 5

Question

Faire le diagramme d’état d’un circuit séquentiel synchrone qui génère
à sa sortie un 1 lorsqu’il détecte à son entrée la séquence 0110 ou la
séquence 0101.

Réponse

Question

Un circuit séquentiel synchrone est construit à partir de trois
bascules, A, B, et C. Il comporte une entrée x et
une sortie y. Son diagramme d’état est donné ci-dessous.
ex_bloc5.svg

Vous devez concevoir ce circuit en considérant les états inutilisés
comme des cas facultatifs. Le circuit final doit être analysé pour
déterminer si, à partir des états inutilisés, le système revient vers
son fonctionnement normal.

  1. Conception avec des bascules D
  2. Conception avec des bascules JK

Réponse

  1. Conception avec des bascules D

  2. Conception avec des bascules JK

Question

Faire le diagramme d’état d’un compteur synchrone qui produit les
séquences d’états suivants, selon la valeur de l’entrée x

  • x=0, séquence: 0, 6, 2, 1, 4, 0, 6, 2, 1, 4, …
  • x=1, séquence: 0, 6, 5, 7, 2, 1, 0, 6, 5, 7, 2, 1, …

Réponse

Licence

Symbole de License Creative Commons Attribution - Partage dans les mêmes conditions 4.0 International

Circuits logiques combinatoires et séquentiels Droit d'auteur © 2023 par Guy Bégin est sous licence License Creative Commons Attribution - Partage dans les mêmes conditions 4.0 International, sauf indication contraire.

Partagez ce livre